고객센터 회원가입 로그인 장바구니
세일즈코드화살표

5페이지 미만은 미리보기가
제공되지 않습니다.

  • 공학,기술계열

  • AC 입력 RLC 회로의 phasor 해석 전기회로 실험 및 설계 실험(2) 9주차 예비보고서

  • 전기회로 실험 및 설계 실험(2) 9.hwp
  • 등록인 wjdtjq200
  • 등록/수정일 20.09.21 / 20.09.21
  • 문서분량 4 페이지
  • 다운로드 0
  • 구매평가
판매가격 1,900원
같은분야 연관자료
보고서설명
AC 입력일 때 RLC 회로는 phasor 방법으로 해석하게 된다. Phasor diagram을 이용하여 KVL과 KCL 법칙이 성립함을 실험한다.
본문일부/목차
4.1 KVL 법칙
<실험개요>
① 함수발생기와 oscilloscope, digital multimeter, 2.2kΩ 저항과 100mH Inductor, 0.1μF capacitor를 준비한다.
② digital multimeter를 이용해 저항의 실제값을 측정, 기록한다.
③ 함수발생기를 이용해, sin파형을 선택하고, 진폭(VPP)가 5V이고, 주파수가 1kHz인 입력전압 VS를 설정한다.
④ Bread board에 Inductor와 capacitor, 저항을 다음과 같이 연결한다.
⑤ 각 소자에 걸리는 전압인 VL,VC,VR을 oscilloscope를 이용해 측정한다. 이때, 전압은 Phasor 즉 크기와 위상을 측정한다.
※ 이때 주의할 점은 앞선 5주차 실험에서 확인했던 oscilloscope와 결선한 회로의 ground를 맞추어 주는 것이다(oscilloscope의 내부에 ground가 존재한다.) 회로를 직렬로 결선했기 때문에, 소자들의 위치를 바꿔도 무방하기에, 회로의 ground와 연결된 마지막 단에 소자를 바꿔 연결해가며, oscilloscope를 이용해 각 소자에 걸리는 전압을 측정한다.
⑥ 주파수를 10kHz, 30kHz로 바꿔 각각에 대한 전압인 VL,VC,VR을 oscilloscope를 이용해 측정한다.
⑦ 측정한 VL,VC,VR의 phasor diagram를 이용해 KVL()이 성립함을 보인다.
연관검색어
#전기회로 전기회로실험 홍익대 전기회로실험보고서 전자전기공학부 전기회로 실험 및 설계 실험(2)

구매평가

구매평가 기록이 없습니다
보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
  환불(재충전) 해드립니다.  (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다.
저작권침해신고 바로가기

 

mouse
  • view
  • view
  • view
  • view
btn_close view

미리보기는 3페이지까지
제공 됩니다.

5페이지 미만은 미리보기가
제공 되지않습니다.

  • arrow
  • arrow
중간과제물바로가기 교체별핵심노트
1:1상담 아이콘
충전하기 아이콘