-
5페이지 미만은 미리보기가
제공되지 않습니다. -
- 공학,기술계열
-
[디지털 시스템 설계 및 실험] 4bit ripple counter
-
[디지털 시스템 설계 및 실험] 4b.hwp
- 등록인 leewk2547
- 등록/수정일 13.07.30 / 13.07.30
- 문서분량 3 페이지
- 다운로드 0
-
구매평가
판매가격 2,000원
|
|
- 같은분야 연관자료
-
-
디지털시스템설계 - 신호등 설계...
22 페이지
2000 원
-
디지털시스템설계 - ARM7 Thumb instruction을 수행하는 mic...
13 페이지
10000 원
-
디지털시스템실험 - 4Bit Adder,Subtractor를 설계...
3 페이지
1000 원
-
[디지털 시스템 설계 및 실험] Latch, Flip...
3 페이지
2000 원
-
[디지털시스템설계] VDHL을 이용한 Dot-matrix활용...
14 페이지
2000 원
-
- 보고서설명
- 1. JK 플립플롭 제작
2. 4bit Ripple Counter 제작
1. JK 플립플롭 제작
코딩module jk(J,K,C,Q,Q_);
input J,K,C;
output Q,Q_;
wire J1,NK,K1,D;
wire NC;
not (NC,C);
dppr dppr0(D,NC,Q,Q_);
and (J1,J,Q_);
not (NK,K);
and(K1,NK,Q);
or (D,J1,K1);
- 본문일부/목차
- seven segment
코딩
module toseg(C,NJ,reset,iCLK,RST,oS_COM, oS_ENS);
input C,reset,NJ;
input iCLK,RST;
wire [3:0]Q;
wire J;
not (J,NJ);
output [7:0]oS_COM, oS_ENS;
wire nRST;
not (nRST,RST);
jk jk0(J,J,C,Q[0],,reset);
jk jk1(J,J,Q[0],Q[1],,reset);
jk jk2(J,J,Q[1],Q[2],,reset);
jk jk3(J,J,Q[2],Q[3],,reset);
all all1(iCLK,nRST,Q,oS_COM,oS_ENS);
- 연관검색어
- #디지털 시스템 설계
구매평가
| 구매평가 기록이 없습니다 |
- 보상규정 및 환불정책
-
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.
저작권안내
보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다.
저작권침해신고 바로가기
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다.
미리보기는 3페이지까지
제공 됩니다.
5페이지 미만은 미리보기가
제공 되지않습니다.
