-
5페이지 미만은 미리보기가
제공되지 않습니다. -
- 공학,기술계열
-
[전자전기] 논리회로실험 - 7 SEG VHDL을 이용한 실험 결과 보고서 / 7 Segmen
-
[전자전기] 7_SEG_VHDL을 이용한 실험 결과보고서.hwp
- 등록인 february
- 등록/수정일 09.11.04 / 09.12.05
- 문서분량 3 페이지
- 다운로드 1
-
구매평가
판매가격 500원
|
|
- 같은분야 연관자료
- 보고서설명
- 7-Segment 제어기 설계 1. 실험내용 구분seg_selMSB -...
- 본문일부/목차
- 7-Segment 제어기 설계
1) UCF 설정을 다음과 같이 한다.
NET `CLK_4M` LOC = `p79`;
NET `RSTB` LOC = `p205` ;
NET `SEG 0 ` LOC = `p39` ; #G
.....
2) 시뮬레이션시 클럭 카운트의 최대값은 4
500Hz로 동작하도록 분주시킨다. (클럭 카운트의 최대값은 3999)
1Hz로 동작하도록 분주시킨다. (클럭 카운트의 최대값은 1999999)
3) DIGIT는 순환식 시프트 레지스터를 이용하여 사용
DIGIT = DIGIT(0) & DIGIT (5 downto 1);
4) 세그먼트 동작 구성은 case문을 사용
※ Source
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
...
구매평가
| 구매평가 기록이 없습니다 |
- 보상규정 및 환불정책
-
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.
저작권안내
보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다.
저작권침해신고 바로가기
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다.
미리보기는 3페이지까지
제공 됩니다.
5페이지 미만은 미리보기가
제공 되지않습니다.
