해피레포트 - [전기전자통신] 덧셈기,뺄셈기

미리보기는
3 페이지 까지 제공됩니다.
사회과학계열 [전기전자통신] 덧셈기,뺄셈기 덧셈기뺄셈기.hwp 등록인 plusyou007 등록/수정일 10.04.27 / 10.04.27 문서분량 6 페이지 다운로드 0 구매평가 판매가격 1,300원

본문일부/목차
덧셈기/뺄셈기 구현 1. 실험목표 - 조합회로에서 가장 기본이 되는 덧셈기 소자를 이용해서 4bit 덧셈기/뺄셈기 회로 구현 - 기본소자를 이용하여 조합회로 설계능력을 기르자. - 그리고 이에 따른 설계 이론 이해 2. 기초이론 이번 실험의 설계요구 사항은 4bit BCD adder/subtracter를 설계하는 것이다. 일단 이번 회로를 설계하기 위해서는 반가산기와 전가산기에 대해서 알아야 한다. □ 반가산기 반가산기 회로는 아래와 같다 a) 반가산기 EX-OR 게이트와 AND 게이트를 한 개씩 사용한 회로이다. 이 회로의 SUM은 두 개의입력중 어느 한 개의 입력만 1이 되면 출력이 1이 된다. CARRY(자리올림)는 X와 Y가 모두 1일 경우에만 1이 된다. 즉 자리 올림이라고 할수 있다. 목차 1. 실험목표 2. 기초이론 3. 실험방법 4. 실험결과 5 . 실험결과 및 고찰

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시 환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.) · 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다. · 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

미리보기는 3페이지까지
제공 됩니다.

5페이지 미만은 미리보기가
제공 되지않습니다.

[전기전자통신] 덧셈기,뺄셈기