: fulladd 라는 모듈을 선언해주고 변수를 지정해 준다. line 2 : input은 in1, in2, carryin으로 한다. line 3 : output은 sum, carryout으로 한다. line 4 : 연접 연산을 우변에 사용하였으며, 1bit 자료 세...
1. SR NOR latch 2. Gated D latch(based on an SR NOR latch) 3. (Master?slave pulse-triggered) D flip-flop (with reset) 4. 4-bit shift register(using 4 D flip-flops)
1. JK 플립플롭 제작 2. 4bit Ripple Counter 제작 1. JK 플립플롭 제작 코딩module jk(J,K,C,Q,Q_); input J,K,C; output Q,Q_; wire J1,NK,K1,D; wire NC; not (NC,C); dppr dppr0(D,NC,Q,Q_); and (J1,J,Q_); not...