해피레포트

레포트	정확도순 최신등록순 다운높은순 분량많은순 낮은가격순 높은가격순

새창
미리보기
- 공학,기술계열
- verilog 시계[디지털 논리 회로]
- 2012/05/17 leewk2547 15 페이지 2,200원 다운 3회 구매평가
- 시뮬레이션 1. 기본 시계 제작 (0.1초~1분단위, 스탑워치) 2. hour 단위 구현을 위한 testbench & module -시뮬레이션 하는데 시간이 걸려 분단위 이상은 구현이 힘들어 별도의 module을 사용하여 구현하였습니다.

새창
미리보기
- 공학,기술계열
- [디지털논리회로] verilog 시계제작파일
- 2012/04/06 leewk2547 15 페이지 2,000원 다운 6회 구매평가
- 시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된 보고서입니다. 기본시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된 보고서입니다.

	1