고객센터 회원가입 로그인 장바구니
세일즈코드 세일즈코드
레포트 > 공학,기술계열 정확도순 최신등록순 다운높은순 분량많은순 낮은가격순 높은가격순
    • 공학,기술계열
    • 2013/07/30 leewk2547 6 페이지 2,000원 다운 0회 구매평가 
    • 1. 제목 : VHDL을 통한 Gray Code 설계 2. 개요 : 1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.
    • 공학,기술계열
    • 2014/04/16 leewk2547 6 페이지 1,500원 다운 3회 구매평가 
    • 4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 1100 = 10111이다. 기본적인 4비트 병렬 가산기는 4개의 전가산기로 구성된다. 두 개의 입력 신호는 , 로 주어지며, 각 가산기의...
    • 공학,기술계열
    • 2014/01/19 leewk2547 26 페이지 2,000원 다운 0회 구매평가 
    • library ieee; use ieee.std_logic_1164.all; entity andgate is port( sw1 : in std_logic; sw2 : in std_logic; led : out std_logic); end andgate; architecture sample of andgate is begin led <= sw1 and...
    • 공학,기술계열
    • 2014/01/19 leewk2547 26 페이지 2,000원 다운 0회 구매평가 
    • library ieee; use ieee.std_logic_1164.all; entity logic1 is port(a,b,c :in bit; y :out bit); end logic1; architecture sample of logic1 is signal w, x : bit; begin no1: process(a,b) begin if (a=1)...
    • 공학,기술계열
    • 2013/09/25 leewk2547 10 페이지 2,000원 다운 3회 구매평가 
    • library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity stop is PORT( CLK : in std_logic; SW_A : in std_logic; SW_B : in std_logic; SW_C : in...
    • 공학,기술계열
    • 2013/05/29 heachel12 4 페이지 500원 다운 0회 구매평가 
    • reset은 sw17, sw0는 상승엣지 때마다 버튼 잠금이 풀렸다 잠겼다함. key3로 세그먼트값 증가 state별 비밀번호 일치시 다음 state로 넘어감 7-세그먼트는 좌측부터 시작함. SW17을 올리면 reset이 되어 s0로...
123
 
1:1상담 아이콘
충전하기 아이콘
중간과제물바로가기 교체별핵심노트